HEVC/H.265 デコーダIP

概要
HEVC/H.265(ISO/IEC23008-2に準拠)は、従来のMPEG-4 AVC/H.264の2倍の圧縮効率を実現するコーデック技術です。
HEVC/H.265により今後の高精細大画面放送の実現が期待されていますが、従来のHD(2K)においても、より低データ量での高圧縮を可能とします。
当社では2014年に、2K60P 422対応のHEVC/H.265 デコーダIPを開発し、HEVC/H.265 デコーダ装置として実機動作させました。
2016年3月にそのIPを 4K/60P に拡張し、FPGA 1 チップでの実装を可能としました。

特徴
・ コンパクトな回路規模で実現
・ 放送市場での多数の運用実績あり
・ FPGA 1 チップで以下を実現
   Range Extensions(10bit、YUV422)対応
   Level 5.1
   超低遅延モード対応(対応エンコーダ遅延と合算してわずか 10ms 遅延)
・ マルチコア化で8Kに対応

仕様
項目 Spec
プロファイル・レベル Range Extensions(10bit、YUV422) 準拠
Level 5.1 (2K : 1920x1080/60p、4K : 3840x2160/60p、4096x2160/60p)
High Tier (160Mbps)
※製品の仕様は予告なく変更されることがあります。
※カスタマイズも承っております。詳しくはお問い合わせください。
NAVIGATION Tree
english